- x -

• XDp_GetCoreType : xdp.h
• XDP_GUID_NBYTES : xdp_hw.h
• XDP_MAX_NPORTS : xdp_hw.h
• XDp_ReadReg : xdp_hw.h
• XDP_RX_AUDIO_CONTROL : xdp_hw.h
• XDP_RX_AUDIO_EXT_DATA : xdp_hw.h
• XDP_RX_AUDIO_INFO_DATA : xdp_hw.h
• XDP_RX_AUDIO_MAUD : xdp_hw.h
• XDP_RX_AUDIO_NAUD : xdp_hw.h
• XDP_RX_AUDIO_STATUS : xdp_hw.h
• XDP_RX_AUDIO_UNSUPPORTED : xdp_hw.h
• XDP_RX_AUX_CLK_DIVIDER : xdp_hw.h
• XDP_RX_AUX_CLK_DIVIDER_AUX_SIG_WIDTH_FILT_MASK : xdp_hw.h
• XDP_RX_AUX_CLK_DIVIDER_AUX_SIG_WIDTH_FILT_SHIFT : xdp_hw.h
• XDP_RX_AUX_CLK_DIVIDER_VAL_MASK : xdp_hw.h
• XDP_RX_AUX_REQ_IN_PROGRESS : xdp_hw.h
• XDP_RX_BS_IDLE_TIME : xdp_hw.h
• XDP_RX_CDR_CONTROL_CONFIG : xdp_hw.h
• XDP_RX_CDR_CONTROL_CONFIG_DFE_CTRL_MASK : xdp_hw.h
• XDP_RX_CDR_CONTROL_CONFIG_TDLOCK_DP159 : xdp_hw.h
• XDP_RX_CDR_CONTROL_CONFIG_TDLOCK_TO_MASK : xdp_hw.h
• XDP_RX_CORE_ID : xdp_hw.h
• XDP_RX_CORE_ID_DP_MJR_VER_MASK : xdp_hw.h
• XDP_RX_CORE_ID_DP_MJR_VER_SHIFT : xdp_hw.h
• XDP_RX_CORE_ID_DP_MNR_VER_MASK : xdp_hw.h
• XDP_RX_CORE_ID_DP_MNR_VER_SHIFT : xdp_hw.h
• XDP_RX_CORE_ID_DP_REV_MASK : xdp_hw.h
• XDP_RX_CORE_ID_DP_REV_SHIFT : xdp_hw.h
• XDP_RX_CORE_ID_TYPE_MASK : xdp_hw.h
• XDP_RX_CORE_ID_TYPE_RX : xdp_hw.h
• XDP_RX_CORE_ID_TYPE_TX : xdp_hw.h
• XDP_RX_DEVICE_SERVICE_IRQ : xdp_hw.h
• XDP_RX_DEVICE_SERVICE_IRQ_CP_IRQ_MASK : xdp_hw.h
• XDP_RX_DEVICE_SERVICE_IRQ_NEW_DOWN_REPLY_MASK : xdp_hw.h
• XDP_RX_DEVICE_SERVICE_IRQ_NEW_REMOTE_CMD_MASK : xdp_hw.h
• XDP_RX_DEVICE_SERVICE_IRQ_SINK_SPECIFIC_IRQ_MASK : xdp_hw.h
• XDP_RX_DOWN_REP : xdp_hw.h
• XDP_RX_DOWN_REQ : xdp_hw.h
• XDP_RX_DPCD_DOWNSPREAD_CONTROL : xdp_hw.h
• XDP_RX_DPCD_ENHANCED_FRAME_EN : xdp_hw.h
• XDP_RX_DPCD_HDCP_TABLE : xdp_hw.h
• XDP_RX_DPCD_LANE01_STATUS : xdp_hw.h
• XDP_RX_DPCD_LANE23_STATUS : xdp_hw.h
• XDP_RX_DPCD_LANE_COUNT_SET : xdp_hw.h
• XDP_RX_DPCD_LINK_BW_SET : xdp_hw.h
• XDP_RX_DPCD_LINK_QUALITY_PATTERN_SET : xdp_hw.h
• XDP_RX_DPCD_MAIN_LINK_CHANNEL_CODING_SET : xdp_hw.h
• XDP_RX_DPCD_RECOVERED_CLOCK_OUT_EN : xdp_hw.h
• XDP_RX_DPCD_SCRAMBLING_DISABLE : xdp_hw.h
• XDP_RX_DPCD_SET_POWER_STATE : xdp_hw.h
• XDP_RX_DPCD_SYMBOL_ERROR_COUNT_SELECT : xdp_hw.h
• XDP_RX_DPCD_TRAINING_LANE_0_SET : xdp_hw.h
• XDP_RX_DPCD_TRAINING_LANE_1_SET : xdp_hw.h
• XDP_RX_DPCD_TRAINING_LANE_2_SET : xdp_hw.h
• XDP_RX_DPCD_TRAINING_LANE_3_SET : xdp_hw.h
• XDP_RX_DPCD_TRAINING_PATTERN_SET : xdp_hw.h
• XDP_RX_DTG_ENABLE : xdp_hw.h
• XDP_RX_FAST_I2C_DIVIDER : xdp_hw.h
• XDP_RX_GT_DRP_CH_STATUS : xdp_hw.h
• XDP_RX_GT_DRP_COMMAND : xdp_hw.h
• XDP_RX_GT_DRP_READ_DATA : xdp_hw.h
• XDP_RX_GUID0 : xdp_hw.h
• XDP_RX_GUID1 : xdp_hw.h
• XDP_RX_GUID2 : xdp_hw.h
• XDP_RX_GUID3 : xdp_hw.h
• XDP_RX_HPD_INTERRUPT : xdp_hw.h
• XDP_RX_HPD_INTERRUPT_ASSERT_MASK : xdp_hw.h
• XDP_RX_HPD_INTERRUPT_LENGTH_US_MASK : xdp_hw.h
• XDP_RX_HPD_INTERRUPT_LENGTH_US_SHIFT : xdp_hw.h
• XDP_RX_HSYNC_WIDTH : xdp_hw.h
• XDP_RX_HSYNC_WIDTH_FRONT_PORCH_MASK : xdp_hw.h
• XDP_RX_HSYNC_WIDTH_FRONT_PORCH_SHIFT : xdp_hw.h
• XDP_RX_HSYNC_WIDTH_PULSE_WIDTH_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_CAUSE : xdp_hw.h
• XDP_RX_INTERRUPT_CAUSE_1 : xdp_hw.h
• XDP_RX_INTERRUPT_CAUSE_1_EXT_PKT_STREAM234_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_CAUSE_1_INFO_PKT_STREAM234_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_CAUSE_1_NO_VIDEO_STREAM234_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_CAUSE_1_VBLANK_STREAM234_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_CAUSE_1_VIDEO_STREAM234_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_CAUSE_1_VM_CHANGE_STREAM234_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_CAUSE_ACT_RX_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_CAUSE_AUDIO_OVER_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_CAUSE_BW_CHANGE_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_CAUSE_CRC_TEST_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_CAUSE_DOWN_REPLY_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_CAUSE_DOWN_REQUEST_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_CAUSE_EXT_PKT_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_CAUSE_INFO_PKT_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_CAUSE_NO_VIDEO_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_CAUSE_PAYLOAD_ALLOC_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_CAUSE_POWER_STATE_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_CAUSE_TP1_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_CAUSE_TP2_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_CAUSE_TP3_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_CAUSE_TRAINING_DONE_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_CAUSE_TRAINING_LOST_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_CAUSE_UNPLUG_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_CAUSE_VBLANK_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_CAUSE_VCP_ALLOC_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_CAUSE_VCP_DEALLOC_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_CAUSE_VIDEO_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_CAUSE_VM_CHANGE_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_MASK_1 : xdp_hw.h
• XDP_RX_INTERRUPT_MASK_1_EXT_PKT_STREAM234_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_MASK_1_INFO_PKT_STREAM234_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_MASK_1_NO_VIDEO_STREAM234_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_MASK_1_VBLANK_STREAM234_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_MASK_1_VIDEO_STREAM234_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_MASK_1_VM_CHANGE_STREAM234_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_MASK_ACT_RX_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_MASK_ALL_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_MASK_AUDIO_OVER_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_MASK_BW_CHANGE_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_MASK_CRC_TEST_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_MASK_DOWN_REPLY_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_MASK_DOWN_REQUEST_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_MASK_EXT_PKT_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_MASK_HDCP_AINFO_WRITE_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_MASK_HDCP_AKSV_WRITE_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_MASK_HDCP_AN_WRITE_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_MASK_HDCP_BINFO_READ_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_MASK_HDCP_DEBUG_WRITE_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_MASK_HDCP_RO_READ_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_MASK_INFO_PKT_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_MASK_NO_VIDEO_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_MASK_PAYLOAD_ALLOC_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_MASK_POWER_STATE_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_MASK_TP1_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_MASK_TP2_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_MASK_TP3_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_MASK_TRAINING_DONE_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_MASK_TRAINING_LOST_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_MASK_UNPLUG_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_MASK_VBLANK_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_MASK_VCP_ALLOC_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_MASK_VCP_DEALLOC_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_MASK_VIDEO_MASK : xdp_hw.h
• XDP_RX_INTERRUPT_MASK_VM_CHANGE_MASK : xdp_hw.h
• XDP_RX_LINE_RESET_DISABLE : xdp_hw.h
• XDP_RX_LINE_RESET_DISABLE_MASK : xdp_hw.h
• XDP_RX_LINK_ENABLE : xdp_hw.h
• XDP_RX_LOCAL_EDID_AUDIO : xdp_hw.h
• XDP_RX_LOCAL_EDID_VIDEO : xdp_hw.h
• XDP_RX_MIN_VOLTAGE_SWING : xdp_hw.h
• XDP_RX_MIN_VOLTAGE_SWING_CE_OPT_MASK : xdp_hw.h
• XDP_RX_MIN_VOLTAGE_SWING_CE_OPT_PE_HOLD : xdp_hw.h
• XDP_RX_MIN_VOLTAGE_SWING_CE_OPT_PE_INC : xdp_hw.h
• XDP_RX_MIN_VOLTAGE_SWING_CE_OPT_PE_TABLE : xdp_hw.h
• XDP_RX_MIN_VOLTAGE_SWING_CE_OPT_SHIFT : xdp_hw.h
• XDP_RX_MIN_VOLTAGE_SWING_CE_OPT_VS_NA : xdp_hw.h
• XDP_RX_MIN_VOLTAGE_SWING_CR_OPT_MASK : xdp_hw.h
• XDP_RX_MIN_VOLTAGE_SWING_CR_OPT_SHIFT : xdp_hw.h
• XDP_RX_MIN_VOLTAGE_SWING_CR_OPT_VS_HOLD : xdp_hw.h
• XDP_RX_MIN_VOLTAGE_SWING_CR_OPT_VS_INC : xdp_hw.h
• XDP_RX_MIN_VOLTAGE_SWING_CR_OPT_VS_INC_4CNT : xdp_hw.h
• XDP_RX_MIN_VOLTAGE_SWING_CR_OPT_VS_NA : xdp_hw.h
• XDP_RX_MIN_VOLTAGE_SWING_MIN_MASK : xdp_hw.h
• XDP_RX_MIN_VOLTAGE_SWING_PE_TABLE_MASK : xdp_hw.h
• XDP_RX_MIN_VOLTAGE_SWING_PE_TABLE_SHIFT : xdp_hw.h
• XDP_RX_MIN_VOLTAGE_SWING_SET_PE_MASK : xdp_hw.h
• XDP_RX_MIN_VOLTAGE_SWING_SET_PE_SHIFT : xdp_hw.h
• XDP_RX_MIN_VOLTAGE_SWING_SET_VS_MASK : xdp_hw.h
• XDP_RX_MIN_VOLTAGE_SWING_SET_VS_SHIFT : xdp_hw.h
• XDP_RX_MIN_VOLTAGE_SWING_VS_SWEEP_CNT_MASK : xdp_hw.h
• XDP_RX_MIN_VOLTAGE_SWING_VS_SWEEP_CNT_SHIFT : xdp_hw.h
• XDP_RX_MISC_CTRL : xdp_hw.h
• XDP_RX_MISC_CTRL_I2C_USE_AUX_DEFER_MASK : xdp_hw.h
• XDP_RX_MISC_CTRL_LONG_I2C_USE_DEFER_MASK : xdp_hw.h
• XDP_RX_MISC_CTRL_USE_FILT_MSA_MASK : xdp_hw.h
• XDP_RX_MSA_HRES : xdp_hw.h
• XDP_RX_MSA_HSPOL : xdp_hw.h
• XDP_RX_MSA_HSTART : xdp_hw.h
• XDP_RX_MSA_HSWIDTH : xdp_hw.h
• XDP_RX_MSA_HTOTAL : xdp_hw.h
• XDP_RX_MSA_MISC0 : xdp_hw.h
• XDP_RX_MSA_MISC1 : xdp_hw.h
• XDP_RX_MSA_MVID : xdp_hw.h
• XDP_RX_MSA_NVID : xdp_hw.h
• XDP_RX_MSA_VBID : xdp_hw.h
• XDP_RX_MSA_VHEIGHT : xdp_hw.h
• XDP_RX_MSA_VSPOL : xdp_hw.h
• XDP_RX_MSA_VSTART : xdp_hw.h
• XDP_RX_MSA_VSWIDTH : xdp_hw.h
• XDP_RX_MSA_VTOTAL : xdp_hw.h
• XDP_RX_MST_ALLOC : xdp_hw.h
• XDP_RX_MST_ALLOC_COUNT_TS_MASK : xdp_hw.h
• XDP_RX_MST_ALLOC_COUNT_TS_SHIFT : xdp_hw.h
• XDP_RX_MST_ALLOC_START_TS_MASK : xdp_hw.h
• XDP_RX_MST_ALLOC_START_TS_SHIFT : xdp_hw.h
• XDP_RX_MST_ALLOC_VCP_ID_MASK : xdp_hw.h
• XDP_RX_MST_CAP : xdp_hw.h
• XDP_RX_MST_CAP_ENABLE_MASK : xdp_hw.h
• XDP_RX_MST_CAP_OVER_ACT_MASK : xdp_hw.h
• XDP_RX_MST_CAP_SOFT_VCP_MASK : xdp_hw.h
• XDP_RX_MST_CAP_VCP_CLEAR_MASK : xdp_hw.h
• XDP_RX_MST_CAP_VCP_UPDATE_MASK : xdp_hw.h
• XDP_RX_NUM_I2C_ENTRIES_PER_PORT : xdp_hw.h
• XDP_RX_OVER_CTRL_DPCD : xdp_hw.h
• XDP_RX_OVER_DOWNSPREAD_CTRL : xdp_hw.h
• XDP_RX_OVER_GUID : xdp_hw.h
• XDP_RX_OVER_LANE_COUNT_SET : xdp_hw.h
• XDP_RX_OVER_LANE_COUNT_SET_1 : xdp_hw.h
• XDP_RX_OVER_LANE_COUNT_SET_2 : xdp_hw.h
• XDP_RX_OVER_LANE_COUNT_SET_4 : xdp_hw.h
• XDP_RX_OVER_LANE_COUNT_SET_ENHANCED_FRAME_CAP_MASK : xdp_hw.h
• XDP_RX_OVER_LANE_COUNT_SET_MASK : xdp_hw.h
• XDP_RX_OVER_LANE_COUNT_SET_TPS3_SUPPORTED_MASK : xdp_hw.h
• XDP_RX_OVER_LINK_BW_SET : xdp_hw.h
• XDP_RX_OVER_LINK_BW_SET_162GBPS : xdp_hw.h
• XDP_RX_OVER_LINK_BW_SET_270GBPS : xdp_hw.h
• XDP_RX_OVER_LINK_BW_SET_540GBPS : xdp_hw.h
• XDP_RX_OVER_LINK_QUAL_LANE0_SET : xdp_hw.h
• XDP_RX_OVER_LINK_QUAL_LANE1_SET : xdp_hw.h
• XDP_RX_OVER_LINK_QUAL_LANE2_SET : xdp_hw.h
• XDP_RX_OVER_LINK_QUAL_LANE3_SET : xdp_hw.h
• XDP_RX_OVER_TP_SET : xdp_hw.h
• XDP_RX_OVER_TP_SET_LQP_SET_MASK : xdp_hw.h
• XDP_RX_OVER_TP_SET_LQP_SET_SHIFT : xdp_hw.h
• XDP_RX_OVER_TP_SET_REC_CLK_OUT_EN_MASK : xdp_hw.h
• XDP_RX_OVER_TP_SET_SCRAMBLER_DISABLE_MASK : xdp_hw.h
• XDP_RX_OVER_TP_SET_SYMBOL_ERROR_COUNT_SEL_MASK : xdp_hw.h
• XDP_RX_OVER_TP_SET_SYMBOL_ERROR_COUNT_SEL_SHIFT : xdp_hw.h
• XDP_RX_OVER_TP_SET_TP_SELECT_MASK : xdp_hw.h
• XDP_RX_OVER_TP_SET_TRAINING_AUX_RD_INTERVAL_MASK : xdp_hw.h
• XDP_RX_OVER_TP_SET_TRAINING_AUX_RD_INTERVAL_SHIFT : xdp_hw.h
• XDP_RX_OVER_TRAINING_LANE0_SET : xdp_hw.h
• XDP_RX_OVER_TRAINING_LANE1_SET : xdp_hw.h
• XDP_RX_OVER_TRAINING_LANE2_SET : xdp_hw.h
• XDP_RX_OVER_TRAINING_LANE3_SET : xdp_hw.h
• XDP_RX_OVER_TRAINING_LANEX_SET_MAX_PE_MASK : xdp_hw.h
• XDP_RX_OVER_TRAINING_LANEX_SET_MAX_VS_MASK : xdp_hw.h
• XDP_RX_OVER_TRAINING_LANEX_SET_PE_SET_MASK : xdp_hw.h
• XDP_RX_OVER_TRAINING_LANEX_SET_PE_SET_SHIFT : xdp_hw.h
• XDP_RX_OVER_TRAINING_LANEX_SET_VS_SET_MASK : xdp_hw.h
• XDP_RX_PHY_CONFIG : xdp_hw.h
• XDP_RX_PHY_CONFIG_EN_CFG_RX_PHY_POLARITY_MASK : xdp_hw.h
• XDP_RX_PHY_CONFIG_GT_ALL_RESET_MASK : xdp_hw.h
• XDP_RX_PHY_CONFIG_GTPLL_RESET_MASK : xdp_hw.h
• XDP_RX_PHY_CONFIG_GTRX_RESET_MASK : xdp_hw.h
• XDP_RX_PHY_CONFIG_PHY_RESET_ENABLE_MASK : xdp_hw.h
• XDP_RX_PHY_CONFIG_RESET_AT_LINK_RATE_CHANGE_MASK : xdp_hw.h
• XDP_RX_PHY_CONFIG_RESET_AT_TP1_START_MASK : xdp_hw.h
• XDP_RX_PHY_CONFIG_RESET_AT_TRAIN_ITER_MASK : xdp_hw.h
• XDP_RX_PHY_CONFIG_RX_PHY_BUF_RESET_MASK : xdp_hw.h
• XDP_RX_PHY_CONFIG_RX_PHY_CDRHOLD_MASK : xdp_hw.h
• XDP_RX_PHY_CONFIG_RX_PHY_DFE_LPM_RESET_MASK : xdp_hw.h
• XDP_RX_PHY_CONFIG_RX_PHY_EYESCANRESET_MASK : xdp_hw.h
• XDP_RX_PHY_CONFIG_RX_PHY_EYESCANTRIGGER_MASK : xdp_hw.h
• XDP_RX_PHY_CONFIG_RX_PHY_LOOPBACK_MASK : xdp_hw.h
• XDP_RX_PHY_CONFIG_RX_PHY_PCS_RESET_MASK : xdp_hw.h
• XDP_RX_PHY_CONFIG_RX_PHY_PMA_RESET_MASK : xdp_hw.h
• XDP_RX_PHY_CONFIG_RX_PHY_POLARITY_LANE0_MASK : xdp_hw.h
• XDP_RX_PHY_CONFIG_RX_PHY_POLARITY_LANE1_MASK : xdp_hw.h
• XDP_RX_PHY_CONFIG_RX_PHY_POLARITY_LANE2_MASK : xdp_hw.h
• XDP_RX_PHY_CONFIG_RX_PHY_POLARITY_LANE3_MASK : xdp_hw.h
• XDP_RX_PHY_CONFIG_RX_PHY_POLARITY_MASK : xdp_hw.h
• XDP_RX_PHY_CONFIG_RX_PHY_PRBSCNTRESET_MASK : xdp_hw.h
• XDP_RX_PHY_CONFIG_RX_PHY_RXLPMHFHOLD_MASK : xdp_hw.h
• XDP_RX_PHY_CONFIG_RX_PHY_RXLPMHFOVERDEN_MASK : xdp_hw.h
• XDP_RX_PHY_CONFIG_RX_PHY_RXLPMLFHOLD_MASK : xdp_hw.h
• XDP_RX_PHY_POWER_DOWN : xdp_hw.h
• XDP_RX_PHY_POWER_DOWN_LANE_0_MASK : xdp_hw.h
• XDP_RX_PHY_POWER_DOWN_LANE_1_MASK : xdp_hw.h
• XDP_RX_PHY_POWER_DOWN_LANE_2_MASK : xdp_hw.h
• XDP_RX_PHY_POWER_DOWN_LANE_3_MASK : xdp_hw.h
• XDP_RX_PHY_STATUS : xdp_hw.h
• XDP_RX_PHY_STATUS_ALL_LANES_READY_MASK : xdp_hw.h
• XDP_RX_PHY_STATUS_LANE_ALIGN_LANE_0_MASK : xdp_hw.h
• XDP_RX_PHY_STATUS_LANE_ALIGN_LANE_1_MASK : xdp_hw.h
• XDP_RX_PHY_STATUS_LANE_ALIGN_LANE_2_MASK : xdp_hw.h
• XDP_RX_PHY_STATUS_LANE_ALIGN_LANE_3_MASK : xdp_hw.h
• XDP_RX_PHY_STATUS_LANES_0_1_READY_MASK : xdp_hw.h
• XDP_RX_PHY_STATUS_PLL_FABRIC_LOCK_MASK : xdp_hw.h
• XDP_RX_PHY_STATUS_PLL_LANE0_1_LOCK_MASK : xdp_hw.h
• XDP_RX_PHY_STATUS_PLL_LANE2_3_LOCK_MASK : xdp_hw.h
• XDP_RX_PHY_STATUS_PRBSERR_LANE_0_MASK : xdp_hw.h
• XDP_RX_PHY_STATUS_PRBSERR_LANE_1_MASK : xdp_hw.h
• XDP_RX_PHY_STATUS_PRBSERR_LANE_2_MASK : xdp_hw.h
• XDP_RX_PHY_STATUS_PRBSERR_LANE_3_MASK : xdp_hw.h
• XDP_RX_PHY_STATUS_RESET_LANE_0_1_DONE_MASK : xdp_hw.h
• XDP_RX_PHY_STATUS_RESET_LANE_2_3_DONE_MASK : xdp_hw.h
• XDP_RX_PHY_STATUS_RESET_LANE_2_3_DONE_SHIFT : xdp_hw.h
• XDP_RX_PHY_STATUS_RX_BUFFER_STATUE_LANE_1_SHIFT : xdp_hw.h
• XDP_RX_PHY_STATUS_RX_BUFFER_STATUS_LANE_0_MASK : xdp_hw.h
• XDP_RX_PHY_STATUS_RX_BUFFER_STATUS_LANE_0_SHIFT : xdp_hw.h
• XDP_RX_PHY_STATUS_RX_BUFFER_STATUS_LANE_1_MASK : xdp_hw.h
• XDP_RX_PHY_STATUS_RX_BUFFER_STATUS_LANE_2_MASK : xdp_hw.h
• XDP_RX_PHY_STATUS_RX_BUFFER_STATUS_LANE_2_SHIFT : xdp_hw.h
• XDP_RX_PHY_STATUS_RX_BUFFER_STATUS_LANE_3_MASK : xdp_hw.h
• XDP_RX_PHY_STATUS_RX_BUFFER_STATUS_LANE_3_SHIFT : xdp_hw.h
• XDP_RX_PHY_STATUS_RX_CLK_LOCK_MASK : xdp_hw.h
• XDP_RX_PHY_STATUS_RX_VLOW_LANE_0_MASK : xdp_hw.h
• XDP_RX_PHY_STATUS_RX_VLOW_LANE_1_MASK : xdp_hw.h
• XDP_RX_PHY_STATUS_RX_VLOW_LANE_2_MASK : xdp_hw.h
• XDP_RX_PHY_STATUS_RX_VLOW_LANE_3_MASK : xdp_hw.h
• XDP_RX_PHY_STATUS_SYM_LOCK_LANE_0_MASK : xdp_hw.h
• XDP_RX_PHY_STATUS_SYM_LOCK_LANE_1_MASK : xdp_hw.h
• XDP_RX_PHY_STATUS_SYM_LOCK_LANE_2_MASK : xdp_hw.h
• XDP_RX_PHY_STATUS_SYM_LOCK_LANE_3_MASK : xdp_hw.h
• XDP_RX_REMOTE_CMD : xdp_hw.h
• XDP_RX_REQ_ADDRESS : xdp_hw.h
• XDP_RX_REQ_CLK_WIDTH : xdp_hw.h
• XDP_RX_REQ_CMD : xdp_hw.h
• XDP_RX_REQ_COUNT : xdp_hw.h
• XDP_RX_REQ_ERROR_COUNT : xdp_hw.h
• XDP_RX_REQ_LENGTH : xdp_hw.h
• XDP_RX_SINK_COUNT : xdp_hw.h
• XDP_RX_SINK_DEVICE_SPECIFIC_FIELD : xdp_hw.h
• XDP_RX_SOFT_RESET : xdp_hw.h
• XDP_RX_SOFT_RESET_AUX_MASK : xdp_hw.h
• XDP_RX_SOFT_RESET_VIDEO_MASK : xdp_hw.h
• XDP_RX_SOURCE_DEVICE_SPECIFIC_FIELD : xdp_hw.h
• XDP_RX_STREAM1_MSA_START : xdp_hw.h
• XDP_RX_STREAM2_MSA_START : xdp_hw.h
• XDP_RX_STREAM2_MSA_START_OFFSET : xdp_hw.h
• XDP_RX_STREAM3_MSA_START : xdp_hw.h
• XDP_RX_STREAM3_MSA_START_OFFSET : xdp_hw.h
• XDP_RX_STREAM4_MSA_START : xdp_hw.h
• XDP_RX_STREAM4_MSA_START_OFFSET : xdp_hw.h
• XDP_RX_USER_FIFO_OVERFLOW : xdp_hw.h
• XDP_RX_USER_FIFO_OVERFLOW_FLAG_STREAMX_MASK : xdp_hw.h
• XDP_RX_USER_FIFO_OVERFLOW_VID_TIMING_STREAMX_MASK : xdp_hw.h
• XDP_RX_USER_FIFO_OVERFLOW_VID_UNPACK_STREAMX_MASK : xdp_hw.h
• XDP_RX_USER_PIXEL_WIDTH : xdp_hw.h
• XDP_RX_USER_PIXEL_WIDTH_1 : xdp_hw.h
• XDP_RX_USER_PIXEL_WIDTH_2 : xdp_hw.h
• XDP_RX_USER_PIXEL_WIDTH_4 : xdp_hw.h
• XDP_RX_USER_VSYNC_STATE : xdp_hw.h
• XDP_RX_USER_VSYNC_STATE_STREAMX_MASK : xdp_hw.h
• XDP_RX_VC_PAYLOAD_TABLE : xdp_hw.h
• XDP_RX_VERSION : xdp_hw.h
• XDP_RX_VERSION_CORE_PATCH_MASK : xdp_hw.h
• XDP_RX_VERSION_CORE_PATCH_SHIFT : xdp_hw.h
• XDP_RX_VERSION_CORE_VER_MJR_MASK : xdp_hw.h
• XDP_RX_VERSION_CORE_VER_MJR_SHIFT : xdp_hw.h
• XDP_RX_VERSION_CORE_VER_MNR_MASK : xdp_hw.h
• XDP_RX_VERSION_CORE_VER_MNR_SHIFT : xdp_hw.h
• XDP_RX_VERSION_CORE_VER_REV_MASK : xdp_hw.h
• XDP_RX_VERSION_CORE_VER_REV_SHIFT : xdp_hw.h
• XDP_RX_VERSION_INTER_REV_MASK : xdp_hw.h
• XDP_RX_VIDEO_UNSUPPORTED : xdp_hw.h
• XDP_RX_VSYNC_WIDTH : xdp_hw.h
• XDP_TX_AUDIO_CHANNELS : xdp_hw.h
• XDP_TX_AUDIO_CONTROL : xdp_hw.h
• XDP_TX_AUDIO_EXT_DATA : xdp_hw.h
• XDP_TX_AUDIO_INFO_DATA : xdp_hw.h
• XDP_TX_AUDIO_MAUD : xdp_hw.h
• XDP_TX_AUDIO_NAUD : xdp_hw.h
• XDP_TX_AUX_ADDRESS : xdp_hw.h
• XDP_TX_AUX_CLK_DIVIDER : xdp_hw.h
• XDP_TX_AUX_CLK_DIVIDER_AUX_SIG_WIDTH_FILT_MASK : xdp_hw.h
• XDP_TX_AUX_CLK_DIVIDER_AUX_SIG_WIDTH_FILT_SHIFT : xdp_hw.h
• XDP_TX_AUX_CLK_DIVIDER_VAL_MASK : xdp_hw.h
• XDP_TX_AUX_CMD : xdp_hw.h
• XDP_TX_AUX_CMD_ADDR_ONLY_TRANSFER_EN : xdp_hw.h
• XDP_TX_AUX_CMD_I2C_READ : xdp_hw.h
• XDP_TX_AUX_CMD_I2C_READ_MOT : xdp_hw.h
• XDP_TX_AUX_CMD_I2C_WRITE : xdp_hw.h
• XDP_TX_AUX_CMD_I2C_WRITE_MOT : xdp_hw.h
• XDP_TX_AUX_CMD_I2C_WRITE_STATUS : xdp_hw.h
• XDP_TX_AUX_CMD_I2C_WRITE_STATUS_MOT : xdp_hw.h
• XDP_TX_AUX_CMD_MASK : xdp_hw.h
• XDP_TX_AUX_CMD_NBYTES_TRANSFER_MASK : xdp_hw.h
• XDP_TX_AUX_CMD_READ : xdp_hw.h
• XDP_TX_AUX_CMD_SHIFT : xdp_hw.h
• XDP_TX_AUX_CMD_WRITE : xdp_hw.h
• XDP_TX_AUX_REPLY_CODE : xdp_hw.h
• XDP_TX_AUX_REPLY_CODE_ACK : xdp_hw.h
• XDP_TX_AUX_REPLY_CODE_DEFER : xdp_hw.h
• XDP_TX_AUX_REPLY_CODE_I2C_ACK : xdp_hw.h
• XDP_TX_AUX_REPLY_CODE_I2C_DEFER : xdp_hw.h
• XDP_TX_AUX_REPLY_CODE_I2C_NACK : xdp_hw.h
• XDP_TX_AUX_REPLY_CODE_NACK : xdp_hw.h
• XDP_TX_AUX_REPLY_COUNT : xdp_hw.h
• XDP_TX_AUX_REPLY_DATA : xdp_hw.h
• XDP_TX_AUX_WRITE_FIFO : xdp_hw.h
• XDP_TX_CORE_ID : xdp_hw.h
• XDP_TX_CORE_ID_DP_MJR_VER_MASK : xdp_hw.h
• XDP_TX_CORE_ID_DP_MJR_VER_SHIFT : xdp_hw.h
• XDP_TX_CORE_ID_DP_MNR_VER_MASK : xdp_hw.h
• XDP_TX_CORE_ID_DP_MNR_VER_SHIFT : xdp_hw.h
• XDP_TX_CORE_ID_DP_REV_MASK : xdp_hw.h
• XDP_TX_CORE_ID_DP_REV_SHIFT : xdp_hw.h
• XDP_TX_CORE_ID_TYPE_MASK : xdp_hw.h
• XDP_TX_CORE_ID_TYPE_RX : xdp_hw.h
• XDP_TX_CORE_ID_TYPE_TX : xdp_hw.h
• XDP_TX_DOWNSPREAD_CTRL : xdp_hw.h
• XDP_TX_ENABLE : xdp_hw.h
• XDP_TX_ENABLE_MAIN_STREAM : xdp_hw.h
• XDP_TX_ENABLE_SEC_STREAM : xdp_hw.h
• XDP_TX_ENHANCED_FRAME_EN : xdp_hw.h
• XDP_TX_FORCE_SCRAMBLER_RESET : xdp_hw.h
• XDP_TX_FRAC_BYTES_PER_TU : xdp_hw.h
• XDP_TX_GT_DRP_CHANNEL_STATUS : xdp_hw.h
• XDP_TX_GT_DRP_COMMAND : xdp_hw.h
• XDP_TX_GT_DRP_COMMAND_DRP_ADDR_MASK : xdp_hw.h
• XDP_TX_GT_DRP_COMMAND_DRP_RW_CMD_MASK : xdp_hw.h
• XDP_TX_GT_DRP_COMMAND_DRP_W_DATA_MASK : xdp_hw.h
• XDP_TX_GT_DRP_COMMAND_DRP_W_DATA_SHIFT : xdp_hw.h
• XDP_TX_GT_DRP_READ_DATA : xdp_hw.h
• XDP_TX_HDCP_ENABLE : xdp_hw.h
• XDP_TX_HDCP_ENABLE_BYPASS_DISABLE_MASK : xdp_hw.h
• XDP_TX_HPD_DURATION : xdp_hw.h
• XDP_TX_INIT_WAIT : xdp_hw.h
• XDP_TX_INTERRUPT_MASK : xdp_hw.h
• XDP_TX_INTERRUPT_MASK_EXT_PKT_TXD_MASK : xdp_hw.h
• XDP_TX_INTERRUPT_MASK_HPD_EVENT_MASK : xdp_hw.h
• XDP_TX_INTERRUPT_MASK_HPD_IRQ_MASK : xdp_hw.h
• XDP_TX_INTERRUPT_MASK_HPD_PULSE_DETECTED_MASK : xdp_hw.h
• XDP_TX_INTERRUPT_MASK_REPLY_RECEIVED_MASK : xdp_hw.h
• XDP_TX_INTERRUPT_MASK_REPLY_TIMEOUT_MASK : xdp_hw.h
• XDP_TX_INTERRUPT_SIG_STATE : xdp_hw.h
• XDP_TX_INTERRUPT_SIG_STATE_HPD_STATE_MASK : xdp_hw.h
• XDP_TX_INTERRUPT_SIG_STATE_REPLY_STATE_MASK : xdp_hw.h
• XDP_TX_INTERRUPT_SIG_STATE_REPLY_TIMEOUT_MASK : xdp_hw.h
• XDP_TX_INTERRUPT_SIG_STATE_REQUEST_STATE_MASK : xdp_hw.h
• XDP_TX_INTERRUPT_STATUS : xdp_hw.h
• XDP_TX_INTERRUPT_STATUS_EXT_PKT_TXD_MASK : xdp_hw.h
• XDP_TX_INTERRUPT_STATUS_HPD_EVENT_MASK : xdp_hw.h
• XDP_TX_INTERRUPT_STATUS_HPD_IRQ_MASK : xdp_hw.h
• XDP_TX_INTERRUPT_STATUS_HPD_PULSE_DETECTED_MASK : xdp_hw.h
• XDP_TX_INTERRUPT_STATUS_REPLY_RECEIVED_MASK : xdp_hw.h
• XDP_TX_INTERRUPT_STATUS_REPLY_TIMEOUT_MASK : xdp_hw.h
• XDP_TX_LANE_COUNT_SET : xdp_hw.h
• XDP_TX_LANE_COUNT_SET_1 : xdp_hw.h
• XDP_TX_LANE_COUNT_SET_2 : xdp_hw.h
• XDP_TX_LANE_COUNT_SET_4 : xdp_hw.h
• XDP_TX_LINE_RESET_DISABLE : xdp_hw.h
• XDP_TX_LINE_RESET_DISABLE_MASK : xdp_hw.h
• XDP_TX_LINK_BW_SET : xdp_hw.h
• XDP_TX_LINK_BW_SET_162GBPS : xdp_hw.h
• XDP_TX_LINK_BW_SET_270GBPS : xdp_hw.h
• XDP_TX_LINK_BW_SET_540GBPS : xdp_hw.h
• XDP_TX_LINK_QUAL_PATTERN_SET : xdp_hw.h
• XDP_TX_LINK_QUAL_PATTERN_SET_D102_TEST : xdp_hw.h
• XDP_TX_LINK_QUAL_PATTERN_SET_OFF : xdp_hw.h
• XDP_TX_LINK_QUAL_PATTERN_SET_PRBS7 : xdp_hw.h
• XDP_TX_LINK_QUAL_PATTERN_SET_SER_MES : xdp_hw.h
• XDP_TX_M_VID : xdp_hw.h
• XDP_TX_MAIN_STREAM_HRES : xdp_hw.h
• XDP_TX_MAIN_STREAM_HSTART : xdp_hw.h
• XDP_TX_MAIN_STREAM_HSWIDTH : xdp_hw.h
• XDP_TX_MAIN_STREAM_HTOTAL : xdp_hw.h
• XDP_TX_MAIN_STREAM_INTERLACED : xdp_hw.h
• XDP_TX_MAIN_STREAM_MISC0 : xdp_hw.h
• XDP_TX_MAIN_STREAM_MISC1 : xdp_hw.h
• XDP_TX_MAIN_STREAM_POLARITY : xdp_hw.h
• XDP_TX_MAIN_STREAM_VRES : xdp_hw.h
• XDP_TX_MAIN_STREAM_VSTART : xdp_hw.h
• XDP_TX_MAIN_STREAM_VSWIDTH : xdp_hw.h
• XDP_TX_MAIN_STREAM_VTOTAL : xdp_hw.h
• XDP_TX_MAIN_STREAMX_MISC0_BDC_10BPC : xdp_hw.h
• XDP_TX_MAIN_STREAMX_MISC0_BDC_12BPC : xdp_hw.h
• XDP_TX_MAIN_STREAMX_MISC0_BDC_16BPC : xdp_hw.h
• XDP_TX_MAIN_STREAMX_MISC0_BDC_6BPC : xdp_hw.h
• XDP_TX_MAIN_STREAMX_MISC0_BDC_8BPC : xdp_hw.h
• XDP_TX_MAIN_STREAMX_MISC0_BDC_MASK : xdp_hw.h
• XDP_TX_MAIN_STREAMX_MISC0_BDC_SHIFT : xdp_hw.h
• XDP_TX_MAIN_STREAMX_MISC0_COMPONENT_FORMAT_MASK : xdp_hw.h
• XDP_TX_MAIN_STREAMX_MISC0_COMPONENT_FORMAT_RGB : xdp_hw.h
• XDP_TX_MAIN_STREAMX_MISC0_COMPONENT_FORMAT_SHIFT : xdp_hw.h
• XDP_TX_MAIN_STREAMX_MISC0_COMPONENT_FORMAT_YCBCR422 : xdp_hw.h
• XDP_TX_MAIN_STREAMX_MISC0_COMPONENT_FORMAT_YCBCR444 : xdp_hw.h
• XDP_TX_MAIN_STREAMX_MISC0_DYNAMIC_RANGE_MASK : xdp_hw.h
• XDP_TX_MAIN_STREAMX_MISC0_DYNAMIC_RANGE_SHIFT : xdp_hw.h
• XDP_TX_MAIN_STREAMX_MISC0_SYNC_CLK_MASK : xdp_hw.h
• XDP_TX_MAIN_STREAMX_MISC0_YCBCR_COLORIMETRY_MASK : xdp_hw.h
• XDP_TX_MAIN_STREAMX_MISC0_YCBCR_COLORIMETRY_SHIFT : xdp_hw.h
• XDP_TX_MAIN_STREAMX_MISC1_INTERLACED_VTOTAL_GIVEN_MASK : xdp_hw.h
• XDP_TX_MAIN_STREAMX_MISC1_STEREO_VID_ATTR_MASK : xdp_hw.h
• XDP_TX_MAIN_STREAMX_MISC1_STEREO_VID_ATTR_SHIFT : xdp_hw.h
• XDP_TX_MAIN_STREAMX_POLARITY_HSYNC_POL_MASK : xdp_hw.h
• XDP_TX_MAIN_STREAMX_POLARITY_VSYNC_POL_MASK : xdp_hw.h
• XDP_TX_MAIN_STREAMX_POLARITY_VSYNC_POL_SHIFT : xdp_hw.h
• XDP_TX_MIN_BYTES_PER_TU : xdp_hw.h
• XDP_TX_MST_CONFIG : xdp_hw.h
• XDP_TX_MST_CONFIG_MST_EN_MASK : xdp_hw.h
• XDP_TX_MST_CONFIG_VCP_UPDATED_MASK : xdp_hw.h
• XDP_TX_N_VID : xdp_hw.h
• XDP_TX_PE_LEVEL_0 : xdp_hw.h
• XDP_TX_PE_LEVEL_1 : xdp_hw.h
• XDP_TX_PE_LEVEL_2 : xdp_hw.h
• XDP_TX_PE_LEVEL_3 : xdp_hw.h
• XDP_TX_PHY_CLOCK_SELECT : xdp_hw.h
• XDP_TX_PHY_CLOCK_SELECT_162GBPS : xdp_hw.h
• XDP_TX_PHY_CLOCK_SELECT_270GBPS : xdp_hw.h
• XDP_TX_PHY_CLOCK_SELECT_540GBPS : xdp_hw.h
• XDP_TX_PHY_CONFIG : xdp_hw.h
• XDP_TX_PHY_CONFIG_GT_ALL_RESET_MASK : xdp_hw.h
• XDP_TX_PHY_CONFIG_GTTX_RESET_MASK : xdp_hw.h
• XDP_TX_PHY_CONFIG_PHY_RESET_ENABLE_MASK : xdp_hw.h
• XDP_TX_PHY_CONFIG_PHY_RESET_MASK : xdp_hw.h
• XDP_TX_PHY_CONFIG_TX_PHY_8B10BEN_MASK : xdp_hw.h
• XDP_TX_PHY_CONFIG_TX_PHY_LOOPBACK_MASK : xdp_hw.h
• XDP_TX_PHY_CONFIG_TX_PHY_LOOPBACK_SHIFT : xdp_hw.h
• XDP_TX_PHY_CONFIG_TX_PHY_PCS_RESET_MASK : xdp_hw.h
• XDP_TX_PHY_CONFIG_TX_PHY_PMA_RESET_MASK : xdp_hw.h
• XDP_TX_PHY_CONFIG_TX_PHY_POLARITY_IND_LANE_MASK : xdp_hw.h
• XDP_TX_PHY_CONFIG_TX_PHY_POLARITY_LANE0_MASK : xdp_hw.h
• XDP_TX_PHY_CONFIG_TX_PHY_POLARITY_LANE1_MASK : xdp_hw.h
• XDP_TX_PHY_CONFIG_TX_PHY_POLARITY_LANE2_MASK : xdp_hw.h
• XDP_TX_PHY_CONFIG_TX_PHY_POLARITY_LANE3_MASK : xdp_hw.h
• XDP_TX_PHY_CONFIG_TX_PHY_POLARITY_MASK : xdp_hw.h
• XDP_TX_PHY_CONFIG_TX_PHY_PRBSFORCEERR_MASK : xdp_hw.h
• XDP_TX_PHY_POSTCURSOR_LANE_0 : xdp_hw.h
• XDP_TX_PHY_POSTCURSOR_LANE_1 : xdp_hw.h
• XDP_TX_PHY_POSTCURSOR_LANE_2 : xdp_hw.h
• XDP_TX_PHY_POSTCURSOR_LANE_3 : xdp_hw.h
• XDP_TX_PHY_POWER_DOWN : xdp_hw.h
• XDP_TX_PHY_PRECURSOR_LANE_0 : xdp_hw.h
• XDP_TX_PHY_PRECURSOR_LANE_1 : xdp_hw.h
• XDP_TX_PHY_PRECURSOR_LANE_2 : xdp_hw.h
• XDP_TX_PHY_PRECURSOR_LANE_3 : xdp_hw.h
• XDP_TX_PHY_STATUS : xdp_hw.h
• XDP_TX_PHY_STATUS_ALL_LANES_READY_MASK : xdp_hw.h
• XDP_TX_PHY_STATUS_LANE_0_READY_MASK : xdp_hw.h
• XDP_TX_PHY_STATUS_LANES_0_1_READY_MASK : xdp_hw.h
• XDP_TX_PHY_STATUS_LANES_READY_MASK : xdp_hw.h
• XDP_TX_PHY_STATUS_PLL_FABRIC_LOCK_MASK : xdp_hw.h
• XDP_TX_PHY_STATUS_PLL_LANE0_1_LOCK_MASK : xdp_hw.h
• XDP_TX_PHY_STATUS_PLL_LANE2_3_LOCK_MASK : xdp_hw.h
• XDP_TX_PHY_STATUS_RESET_LANE_0_DONE_MASK : xdp_hw.h
• XDP_TX_PHY_STATUS_RESET_LANE_1_DONE_MASK : xdp_hw.h
• XDP_TX_PHY_STATUS_RESET_LANE_2_3_DONE_MASK : xdp_hw.h
• XDP_TX_PHY_STATUS_RESET_LANE_2_3_DONE_SHIFT : xdp_hw.h
• XDP_TX_PHY_STATUS_TX_BUFFER_STATUS_LANE_0_MASK : xdp_hw.h
• XDP_TX_PHY_STATUS_TX_BUFFER_STATUS_LANE_0_SHIFT : xdp_hw.h
• XDP_TX_PHY_STATUS_TX_BUFFER_STATUS_LANE_1_MASK : xdp_hw.h
• XDP_TX_PHY_STATUS_TX_BUFFER_STATUS_LANE_1_SHIFT : xdp_hw.h
• XDP_TX_PHY_STATUS_TX_BUFFER_STATUS_LANE_2_MASK : xdp_hw.h
• XDP_TX_PHY_STATUS_TX_BUFFER_STATUS_LANE_2_SHIFT : xdp_hw.h
• XDP_TX_PHY_STATUS_TX_BUFFER_STATUS_LANE_3_MASK : xdp_hw.h
• XDP_TX_PHY_STATUS_TX_BUFFER_STATUS_LANE_3_SHIFT : xdp_hw.h
• XDP_TX_PHY_STATUS_TX_ERROR_LANE_0_MASK : xdp_hw.h
• XDP_TX_PHY_STATUS_TX_ERROR_LANE_0_SHIFT : xdp_hw.h
• XDP_TX_PHY_STATUS_TX_ERROR_LANE_1_MASK : xdp_hw.h
• XDP_TX_PHY_STATUS_TX_ERROR_LANE_1_SHIFT : xdp_hw.h
• XDP_TX_PHY_STATUS_TX_ERROR_LANE_2_MASK : xdp_hw.h
• XDP_TX_PHY_STATUS_TX_ERROR_LANE_2_SHIFT : xdp_hw.h
• XDP_TX_PHY_STATUS_TX_ERROR_LANE_3_MASK : xdp_hw.h
• XDP_TX_PHY_STATUS_TX_ERROR_LANE_3_SHIFT : xdp_hw.h
• XDP_TX_PHY_TRANSMIT_PRBS7 : xdp_hw.h
• XDP_TX_PHY_VOLTAGE_DIFF_LANE_0 : xdp_hw.h
• XDP_TX_PHY_VOLTAGE_DIFF_LANE_1 : xdp_hw.h
• XDP_TX_PHY_VOLTAGE_DIFF_LANE_2 : xdp_hw.h
• XDP_TX_PHY_VOLTAGE_DIFF_LANE_3 : xdp_hw.h
• XDP_TX_REPLY_DATA_COUNT : xdp_hw.h
• XDP_TX_REPLY_STATUS : xdp_hw.h
• XDP_TX_REPLY_STATUS_REPLY_ERROR_MASK : xdp_hw.h
• XDP_TX_REPLY_STATUS_REPLY_IN_PROGRESS_MASK : xdp_hw.h
• XDP_TX_REPLY_STATUS_REPLY_RECEIVED_MASK : xdp_hw.h
• XDP_TX_REPLY_STATUS_REPLY_STATUS_STATE_MASK : xdp_hw.h
• XDP_TX_REPLY_STATUS_REPLY_STATUS_STATE_SHIFT : xdp_hw.h
• XDP_TX_REPLY_STATUS_REQUEST_IN_PROGRESS_MASK : xdp_hw.h
• XDP_TX_SCRAMBLING_DISABLE : xdp_hw.h
• XDP_TX_SOFT_RESET : xdp_hw.h
• XDP_TX_SOFT_RESET_AUX_MASK : xdp_hw.h
• XDP_TX_SOFT_RESET_VIDEO_STREAM1_MASK : xdp_hw.h
• XDP_TX_SOFT_RESET_VIDEO_STREAM2_MASK : xdp_hw.h
• XDP_TX_SOFT_RESET_VIDEO_STREAM3_MASK : xdp_hw.h
• XDP_TX_SOFT_RESET_VIDEO_STREAM4_MASK : xdp_hw.h
• XDP_TX_SOFT_RESET_VIDEO_STREAM_ALL_MASK : xdp_hw.h
• XDP_TX_STREAM1 : xdp_hw.h
• XDP_TX_STREAM1_MSA_START : xdp_hw.h
• XDP_TX_STREAM2 : xdp_hw.h
• XDP_TX_STREAM2_MSA_START : xdp_hw.h
• XDP_TX_STREAM2_MSA_START_OFFSET : xdp_hw.h
• XDP_TX_STREAM3 : xdp_hw.h
• XDP_TX_STREAM3_MSA_START : xdp_hw.h
• XDP_TX_STREAM3_MSA_START_OFFSET : xdp_hw.h
• XDP_TX_STREAM4 : xdp_hw.h
• XDP_TX_STREAM4_MSA_START : xdp_hw.h
• XDP_TX_STREAM4_MSA_START_OFFSET : xdp_hw.h
• XDP_TX_TRAINING_PATTERN_SET : xdp_hw.h
• XDP_TX_TRAINING_PATTERN_SET_OFF : xdp_hw.h
• XDP_TX_TRAINING_PATTERN_SET_TP1 : xdp_hw.h
• XDP_TX_TRAINING_PATTERN_SET_TP2 : xdp_hw.h
• XDP_TX_TRAINING_PATTERN_SET_TP3 : xdp_hw.h
• XDP_TX_TU_SIZE : xdp_hw.h
• XDP_TX_USER_DATA_COUNT_PER_LANE : xdp_hw.h
• XDP_TX_USER_FIFO_OVERFLOW : xdp_hw.h
• XDP_TX_USER_PIXEL_WIDTH : xdp_hw.h
• XDP_TX_VC_PAYLOAD_BUFFER_ADDR : xdp_hw.h
• XDP_TX_VERSION : xdp_hw.h
• XDP_TX_VERSION_CORE_PATCH_MASK : xdp_hw.h
• XDP_TX_VERSION_CORE_PATCH_SHIFT : xdp_hw.h
• XDP_TX_VERSION_CORE_VER_MJR_MASK : xdp_hw.h
• XDP_TX_VERSION_CORE_VER_MJR_SHIFT : xdp_hw.h
• XDP_TX_VERSION_CORE_VER_MNR_MASK : xdp_hw.h
• XDP_TX_VERSION_CORE_VER_MNR_SHIFT : xdp_hw.h
• XDP_TX_VERSION_CORE_VER_REV_MASK : xdp_hw.h
• XDP_TX_VERSION_CORE_VER_REV_SHIFT : xdp_hw.h
• XDP_TX_VERSION_INTER_REV_MASK : xdp_hw.h
• XDP_TX_VS_LEVEL_0 : xdp_hw.h
• XDP_TX_VS_LEVEL_1 : xdp_hw.h
• XDP_TX_VS_LEVEL_2 : xdp_hw.h
• XDP_TX_VS_LEVEL_3 : xdp_hw.h
• XDP_TX_VS_LEVEL_OFFSET : xdp_hw.h
• XDp_TxGetDispIdTdtHLoc : xdp_hw.h
• XDp_TxGetDispIdTdtHTotal : xdp_hw.h
• XDp_TxGetDispIdTdtNumTiles : xdp_hw.h
• XDp_TxGetDispIdTdtTileOrder : xdp_hw.h
• XDp_TxGetDispIdTdtVLoc : xdp_hw.h
• XDp_TxGetDispIdTdtVTotal : xdp_hw.h
• XDp_TxIsEdidExtBlockDispId : xdp_hw.h
• XDp_WriteReg : xdp_hw.h